PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-079075

(43) Date of publication of application: 22.03.1996

(51)Int.CI.

H03M 1/10

HO3M 1/66 HO3M 1/80

(21)Application number: 06-192568

(71)Applicant: BURR BROWN CORP

(22)Date of filing:

16.08.1994 (72)Inv

(72)Inventor: SHINOHARA SHIGEAKI

MUROTA TOSHIO ARIHARA EIICHI


HAMAZAKI TOSHIHIKO MATSUSAKO KYOJI

(54) DIGITAL-ANALOG CONVERTER

(57)Abstract:

PURPOSE: To provide a D/A converter for which the relative error between weighting elements used for D/A conversion is compensated.

CONSTITUTION: A D/A converter is provided with a rotation section 3. The section 3 generates rotation output signals RO1-ROM which activate/inactivate a plurality of weighting elements incorporated in a weighting section 4. The signals RO1-ROM maintain the number of activated weighting elements in each of a plurality of subordinate periods constituting the main period of D/A conversion and, at the same time, make the numbers of activating times of the weighting elements equal to each other throughout the main period.



LEGAL STATUS

[Date of request for examination]

15.08.2001

[Date of sending the examiner's decision of

rejectionj

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3469326

[Date of registration]

05.09.2003

[Number of appeal against examiner's decision

Ē

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-79075

(43)公開日 平成8年(1996)3月22日

(51) Int.Cl.*		識別記号	庁内整理番号	FΙ	技術表示箇所
H03M	1/10	В			
	1/66	С			
	1/80				


		客査請求	未請求 請求項の数18 OL (全 18 頁)
(21) 出願番号	特顧平6 -192568	(71) 出版人	590003940 パーープラウン・コーポレーション
(22) 出顧日	平成6年(1994)8月16日		BURR-BROWN CORPORAT ION アメリカ合衆国アリゾナ州85706, タクソ ン, サウス・タクソン・プールパード 6730
		(72)発明者	篠原 慈明 神奈川県厚木市長谷字仲町422-1 日本 パー・ブラウン株式会社 厚木テクニカル センター内
		(74)代理人	弁理士 湯浅 恭三 (外5名)
			最終質に続く

(54) 【発明の名称】 デジタルーアナログ変換器

(57)【要約】

【目的】 D/A変換において使用する重み付け要素間の相対的誤差を補償した、デジタルーアナログ変換器を提供すること。

【構成】 デジタルーアナログ変換器に、ローテーション部3を設ける。ローテーション部3は、デコード部2からのデコード信号DO1~DOMを受けて、重み付け部4に含まれた複数の重み付け要素を活性化/不活性化するローテーション出力信号RO1~ROMは、D/A変換の主期間を成す複数の従期間の各々において、活性化する重み付け要素の数を同一に保ち、しかも主期間の全体において複数の重み付け要素の各々の活性化する回数を同一にする。



1

【特許請求の範囲】

【請求項1】 複数の従期間に分割された主期間毎に、 デジタル入力信号をとれに対応するアナログ出力信号に 変換するデジタルーアナログ変換器であって、

- イ) 前記デジタル入力信号を受けるための入力端子 ٤.
- D) 前記アナログ出力信号を発生するための出力端子 Ł.
- ハ) 複数の重み付け要素を含んでおり、各重み付け要 素は、受け取る重み付け要素制御信号により活性化ある 10 け要素と、 いは不活性化されて重み付け出力を発生するようになっ た、重み付け手段と、
- ニ) 該重み付け手段の前記複数の重み付け要素からの 複数の前記重み付け出力を受けるようになっており、前 記複数の重み付け出力を組合せて前記アナログ出力信号 を前記出力端子に供給する組合せ手段と、
- ホ) 前記入力端子に受けた前記デジタル入力信号をデ コードして複数のデコード信号を発生するデコード手段 であって、前記複数のデコード信号は、前記アナログ出 力信号を形成するために必要な前記複数の重み付け要素 20 ジタルーアナログ変換器。 の内の活性化する重み付け要素の数と不活性化する重み 付け要素の数の組合せを定める複数のデコード信号を発 生するデコード手段と、
- へ) 前記複数のデコード信号を受けるように接続され ており、前記複数のデコード信号から、前記複数の重み 付け要素をそれぞれ活性化あるいは不活性化する複数の 重み付け要素制御信号を発生するローテーション手段で あって、前記複数の重み付け要素制御信号は、所与の前 記主期間を成す前記複数の従期間の各々において活性化 する重み付け要素の数が同一となり、かつ、該所与の主 30 各前記ダミー重み付け要素は、前記ダミー重み付け要素 期間の間に前記複数の重み付け要素の各々の活性化する 回数が同一となるようにする、前記のローテーション手 段と、を備えたデジタルーアナログ変換器。

【請求項2】請求項1に記載のデジタル-アナログ変換 器であって、

前記複数の重み付け要素は、活性化されたときには互い に実質上等しい量の重み付けを行い、不活性化されたと きには零の重み付けを行うように設計したものであり、 前記複数の重み付け要素の数Mは、前記デジタル入力信 号で表す最大の10進数の値Aに等しく。

前記主期間を成す前記複数の従期間の数は、bを正の整 数としたとき、b×M個に等しいこと、を特徴とするデ ジタルーアナログ変換器。

【請求項3】請求項2記載のデジタル-アナログ変換器

前記bが2以上の場合には、前記ローテーション手段 は、前記主期間を成すb×M個の従期間において、その 最初のM個の従期間中に発生する前記複数の重み付け要 素制御信号を、後続のM個の従期間中繰り返し発生する こと、を特徴とするデジタルーアナログ変換器。

【請求項4】請求項1から3のいずれかに記載のデジタ ルーアナログ変換器であって、

前記重み付け手段の前記複数の重み付け要素は、互いに 共通の電源に接続されており、また、

前記デジタルーアナログ変換器は、前記デコード手段か らの前記デコード信号を受けるように接続されたダミー 手段を更に含み、

該ダミー手段は、

- イ) 前記共通の電源に接続された複数のダミー重み付
- ロ) 前記デコード信号を受けるように接続されてお り、これに応答して前記複数のダミー重み付け要素を活 性化あるいは不活性化するダミー重み付け要素制御信号 を発生するダミー制御信号発生手段であって、これによ り、デジタル-アナログ変換動作の全期間に渡って、前 記重み付け手段の前記複数の重み付け要素の活性化され る数と前記複数のダミー重み付け要素の活性化される数 との合計が所定の一定値となるようにする、前記のダミ 一制御信号発生手段と、を備えたこと、を特徴とするデ

【請求項5】請求項1から4のいずれかに記載のデジタ ルーアナログ変換器であって、

各前記重み付け要素は、前記重み付け要素制御信号を受 けるCMOSインバータと酸インバータの出力に接続さ れた一端を有する抵抗器とを含んでいて、該抵抗器の他 端は、前記重み付け出力を発生するようになっているこ と、を特徴とするデジタルーアナログ変換器。

【請求項6】請求項4記載のデジタル-アナログ変換器 であって、

制御信号を受けるCMOSインバータと該インバータの 出力に接続された一端を有する抵抗器とを含んでいて、 該抵抗器の他端は開放となっていること、を特徴とする デジタルーアナログ変換器。

【請求項7】請求項4記載のデジタル-アナログ変換器 であって、

各前記ダミー重み付け要素は、前記ダミー重み付け要素 制御信号を受けるCMOSインバータを含んでいて、該 インバータの出力は開放となっていること、を特徴とす 40 るデジタル-アナログ変換器。

【請求項8】複数の従期間に分割された主期間毎に、デ ジタル入力信号をこれに対応するアナログ出力信号に変 換するデジタルーアナログ変換器であって、

- イ) 前記デジタル入力信号を受けるための入力端子 と、
- 口) 前記アナログ出力信号を発生するための出力端子 ٤.
- ハ) 複数の第1の数の重み付け要素から成る第1組の 重み付け要素と、複数の第2の数の重み付け要素から成 50 る第2組の重み付け要素と、を含んた重み付け手段であ

10

0

って、各前記重み付け要素は、受け取る重み付け要素制 御信号により活性化あるいは不活性化されて重み付け出 力を発生するようになった、重み付け手段と、

ニ) 該重み付け手段の前記第1組の重み付け要素から の第1組の前記重み付け出力を受ける第1の入力と、前 記第2組の重み付け要素からの第2組の前記重み付け出 力とを受ける第2の入力と、を有しており、前記第1組 の重み付け出力と前記第2組の重み付け出力とを差動的 に組合せて前記アナログ出力信号を前記出力端子に供給 する組合せ手段と、

ホ) 前記入力端子に受けた前記デジタル入力信号をデ コードして複数のデコード信号を発生するデコード手段 であって、前記複数のデコード信号は、前記アナログ出 力信号を形成するために必要な、前記複数の重み付け要 素の内の活性化する重み付け要素の数と、不活性化する 重み付け要素の数と、の組合せを定める複数のデコード 信号を発生するデコード手段と、

へ) 前記複数のデコード信号を受けるように接続され ており、前記複数のデコード信号から、前記第1組の重 み付け要素をそれぞれ活性化あるいは不活性化する第1 組の複数の重み付け要素制御信号と、前記第2組の重み 付け要素をそれぞれ活性化あるいは不活性化する第2組 の複数の重み付け要素制御信号と、を発生するローテー ション手段であって、前記第1組と第2組の各々の組の 重み付け要素制御信号は、所与の前記主期間を成す前記 複数の従期間の各々において関係する組の重み付け要素 の内の活性化する重み付け要素の数が同一となり、かつ 該所与の主期間の間に関係する組の複数の重み付け要素 の各々の活性化する回数が同一となるようにする、前記 のローテーション手段と、を備えたデジタルーアナログ 30 変換器。

【請求項9】請求項8に記載のデジタル-アナログ変換

前記第1組及び第2組の重み付け要素は、活性化された ときには互いに実質上等しい量の重み付けを行い、不活 性化されたときには零の重み付けを行うように設計した ものであり、

前記第1組及び第2組の各々の組の複数の重み付け要素 の数Mは、前記デジタル入力信号で表す最大の10進数

前記主期間を成す前記複数の従期間の数は、bを正の整 数としたとき、b×M個に等しいこと、を特徴とするデ ジタルーアナログ変換器。

【請求項10】請求項9記載のデジタルーアナログ変換

前記 b が 2 以上の場合には、前記ローテーション手段 は、前記主期間を成すb×M個の従期間において、その 最初のM個の従期間中に発生する前記第1組の重み付け 要素制御信号を、後続のM個の従期間中繰り返し発生

組の重み付け要素制御信号を、後続のM個の従期間中操 り返し発生すること、を特徴とするデジタルーアナログ 変換器。

【請求項11】請求項8から10のいずれかに記載のデ ジタルーアナログ変換器であって、

前記重み付け手段の前記第1組及び第2組の重み付け要 素は、互いに共通の電源に接続されており、また、

前記デジタルーアナログ変換器は、前記デコード手段か らの前記デコード信号を受けるように接続されたダミー 手段を更に含み、

該ダミー手段は、

前記共通の電源に接続された複数のダミー重み付 け要素から成る第1組のダミー重み付け要素と、前配共 通の電源に接続された複数のダミー重み付け要素から成 る第2組のダミー重み付け要素と、

ロ) 前記デコード信号を受けるように接続されてお り、これに応答して、前記第1組のダミー重み付け要素 を活性化あるいは不活性化する第1組のダミー重み付け 要素制御信号と、前記第2組のダミー重み付け要素を活 20 性化あるいは不活性化する第2組のダミー重み付け要素 制御信号と、を発生するダミー制御信号発生手段であっ て、これにより、デジタル-アナログ変換動作の全期間 に渡って、前記重み付け手段の前記第1組の重み付け要 素の活性化される数と前記第1組のダミー重み付け要素 の活性化される数との合計が所定の一定値となるように し、かつ前記重み付け手段の前記第2組の重み付け要素 の活性化される数と前記第2組のダミー重み付け要素の 活性化される数との合計が所定の一定値となるようにす る、前記のダミー制御信号発生手段と、を備えたこと、 を特徴とするデジタルーアナログ変換器。

【請求項12】請求項8から11のいずれかに記載のデ ジタルーアナログ変換器であって、

各前記重み付け要素は、前記重み付け要素制御信号を受 けるСМОSインパータと該インパータの出力に接続さ れた一端を有する抵抗器とを含んでいて、該抵抗器の他 端は、前記重み付け出力を発生するようになっているこ と、を特徴とするデジタルーアナログ変換器。

【請求項13】請求項11記載のデジタルーアナログ変 換器であって、

各前記ダミー重み付け要素は、前記ダミー重み付け要素 制御信号を受けるCMOSインバータと該インバータの 出力に接続された一端を有する抵抗器とを含んでいて、 該抵抗器の他端は開放となっていること、を特徴とする デジタルーアナログ変換器。

【請求項14】請求項11記載のデジタルーアナログ変 換器であって、

各前記ダミー重み付け要素は、前記ダミー重み付け要素 制御信号を受けるCMOSインバータを含んでいて、該 インバータの出力は開放となっていること、を特徴とす し、かつその最初のM個の従期間中に発生する前記第2 50 るデジタルーアナログ変換器。

【請求項15】請求項12から14のいずれかに記載の デジタルーアナログ変換器であって、

前記組合せ手段は、前記第1の入力を成す反転入力と、 前記第2の入力を成す非反転入力と、前記出力端子に接 続された出力11を備えた演算増幅器であり、前記デジ タルーアナログ変換器は、前記出力端子と前記重み付け 手段の前記第1組と第2組の重み付け要素に含まれた前 記CMOSインバータの各出力との間に接続された出力 インピーダンス整合回路を含み、

該出力インピーダンス整合回路は、前記第1組の重み付 10 け要素を成す複数のCMOSインバータの出力インピー ダンスと、前記第2組の重み付け要素を成す複数のCM OSインバータの出力インピーダンスとを整合させると と、を特徴とするデジタルーアナログ変換器。

【請求項16】請求項1又は8に記載のデジタルーアナ ログ変換器であって、

各前記重み付け要素は、電圧源タイプであること、を特 徴とするデジタル-アナログ変換器。

【請求項17】請求項16記載のデジタルーアナログ変 換奥であって

前記電圧源タイプの重み付け要素は、CMOSインバー タを含むこと、を特徴とするデジタルーアナログ変換

【請求項18】請求項1又は8に記載のデジタル-アナ ログ変換器であって、

各前記重み付け要素は、電流源タイプであること、を特 徴とするデジタル-アナログ変換器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、デジタル入力信号をア ナログ出力信号に変換するデジタルーアナログ変換器に 関するものである。

[0002]

【従来の技術】デジタル-アナログ変換器の構成とし て、差動増幅回路を用いた加算器を備え、この加算器に より加算する重み付け単位要素の素子として、キャパシ タを用いたものが知られている。その1例が例えば、

"A Muti-Bit $\Sigma\Delta$ DAC with Dynamic Element Matchin g Techniques", Feng Chen and Bosco Leung, Proc.IEE E 1992 Custom Integrated Circuits Conference, pp.1 40 6.2.1-16.2.4. に報告されている。 このデジタルーアナ ログ変換器では、2進数のデジタルコードを10進数の アナログ数に変換し、そして重み付け要素である互いに ほぼ等しいキャパシタのうち、そのアナログ数に相当す る数のキャパシタをMOSトランジスタ・スイッチによ り使用して、アナログ量を加算器に出力させる構成を有 している。更に、個々のキャパシタ間のキャパシタンス の微少誤差によりその出力アナログ量の直線性が損なわ れることに対する対策として、あるデジタルコードがア ナログ量に変換される時間即ち主期間の間に、使用する 50 るいは不活性化されて重み付け出力を発生するようにな

キャパシタの組合せを動的に入れ替えることにより、個 々のキャパシタの出力を平均化する方法が提案されてい る。

[0003]

【発明が解決しようとする課題】上記のような工夫を施 して、尚このデジタルーアナログ変換器の重大な欠点 は、加算器のフィードバックループ中に設けることが必 要なMOSトランジスタが、スイッチング時にそれ自身 のチャンネルに蓄積電荷を残し、しかもその蓄積電荷量 が加算器出力電圧に対して非直線的なものとなるため、 アナログ電圧出力の直線性、髙調波ひずみを含むノイズ 特性が損なわれ、性能劣化を引き起こしてしまうことに

【0004】デジタルーアナログ変換器では、出力する 信号の形態は上記の電圧以外に電流の場合もある。その 1例として、特開平1-204527号に開示されたデ ジタルーアナログ変換器がある。これでは、互いにほぼ 等しい単位電流源を重み付け要素として用いて、デジタ ルーアナログ変換を行うが、個々の単位重み付け要素の 20 電流源間の微少誤差によりアナログ性能が損なわれる事 の対策として、あるデジタルコードがアナログ量に変換 される時間即ち主期間において、使用する電流源の組合 せを動的に入れ替えて単位電流源間の出力誤差を平均化 する方法が提案されている。

【0005】デジタル-アナログ変換器では、加算に使 用される単位重み付け要素を構成するデバイスの同一性 が、その変換器特性において、最も重要な性能因子であ る。しかし、上記従来例は、この性能因子を改善すべく 提案されてきているものであるが、尚、個々のデバイス の動作原理的な問題点により、また、その平均化手法の 問題点により、実現されているアナログ出力の直線性及 びノイズ特性が十分なものとはなっていない。また、上 記2例ともに、出力アナログ値が主期間と後続の主期間 との間で変化したとき、出力アナログ量の線形性が劣化 するという問題がある。

【0006】従って、本発明の目的は、アナログ出力の 直線性及びアナログノイズ特性を改善したデジタルーア ナログ変換器を提供することである。

【0007】本発明の別の目的は、上記のデジタルーア ナログ変換器を低コストで提供することである。

【課題を解決するための手段】上記目的を実現するた め、本発明により提供する、複数の従期間に分割された 主期間毎に、デジタル入力信号をこれに対応するアナロ グ出力信号に変換するデジタルーアナログ変換器は、

- イ) 前記デジタル入力信号を受けるための入力端子と、
- ロ)前記アナログ出力信号を発生するための出力端子 と、ハ)複数の重み付け要素を含んでおり、各重み付け 要素は、受け取る重み付け要素制御信号により活性化あ

20

った、重み付け手段と、二) 該重み付け手段の前記複数 の重み付け要素からの複数の前記重み付け出力を受ける ようになっており、前記複数の重み付け出力を組合せて 前記アナログ出力信号を前記出力端子に供給する組合せ 手段と、ホ)前記入力端子に受けた前記デジタル入力信 号をデコードして複数のデコード信号を発生するデコー ド手段であって、前記複数のデコード信号は、前記アナ ログ出力信号を形成するために必要な前記複数の重み付 け要素の内の活性化する重み付け要素の数と不活性化す る重み付け要素の数の組合せを定める複数のデコード信 10 号を発生するデコード手段と、へ) 前記複数のデコード 信号を受けるように接続されており、前記複数のデコー ド信号から、前記複数の重み付け要素をそれぞれ活性化 あるいは不活性化する複数の重み付け要素制御信号を発・ 生するローテーション手段であって、前記複数の重み付 け要素制御信号は、所与の前記主期間を成す前記複数の 従期間の各々において活性化する重み付け要素の数が同 一となり、かつ、該所与の主期間の間に前記複数の重み 付け要素の各々の活性化する回数が同一となるようにす る、前記のローテーション手段と、から成る構成とす る。

【0009】この構成により、個々の主期間において、 複数の重み付け要素の各々の活性化される回数が同一と なる。これは、言い換えれば、主期間毎に、複数の重み 付け要素全部を活性化する回数が、該当する主期間での デジタル入力信号に応じて変化することになり、この結 果、平均化対象の要素の組合せが主期間毎に変化しない ようにすることができ、従ってアナログ出力電圧の直線 性の向上に寄与する。

【0010】また、本発明によれば、前記複数の重み付 け要素の数Mは、前記デジタル入力信号で表す最大の1 0 進数の値Aに等しく、前記主期間を成す前記複数の従 期間の数は、bを正の整数としたとき、b×M個に等し くするようにできる。その場合、前記 b が 2 以上の場合 には、前記ローテーション手段は、前記主期間を成すb ×M個の従期間において、その最初のM個の従期間中に 発生する前記複数の重み付け要素制御信号を、後続のM 個の従期間中繰り返し発生するようにできる。これによ り、bの値が大きくなるにつれ、即ちローテーションの 回数が大きくなるにつれ、主期間中における平均化の効 40 果が高まる。とれも、アナログ出力電圧の直線性の向上 に寄与する。

【0011】また、本発明によれば、前記重み付け手段 の前記複数の重み付け要素は、互いに共通の電源に接続 されている場合、前記デジタルーアナログ変換器が、前 記デコード手段からの前記デコード信号を受けるように 接続されたダミー手段を更に含むようにでき、該ダミー 手段は、イ)前記共通の電源に接続された複数のダミー 重み付け要素と、ロ) 前記デコード信号を受けるように

付け要素を活性化あるいは不活性化するダミー重み付け 要素制御信号を発生するダミー制御信号発生手段であっ て、これにより、デジタルーアナログ変換動作の全期間 に渡って、前記重み付け手段の前記複数の重み付け要素 の活性化される数と前記複数のダミー重み付け要素の活 性化される数との合計が所定の一定値となるようにす る、前記のダミー制御信号発生手段と、を備えるように 構成できる。これにより、各重み付け要素が活性化され た時に共通電源に対しある度合いの影響を及ぼす場合に は、デジタルーアナログ変換動作の全期間に渡って、共 通電源に与える影響の総合的な度合いをほぼ一定にする ように作用する。同じく、アナログ出力電圧の直線性の 改善に貢献する。

【0012】また、本発明によれば、各前記重み付け要 素は、前記重み付け要素制御信号を受けるCMOSイン バータと、該インバータの出力に接続された一端と前記 重み付け出力を発生する他端とを有する抵抗器とを含む ように構成できる。また、各前記ダミー重み付け要素 は、前記ダミー重み付け要素制御信号を受けるCMOS インバータと該インバータの出力に接続された一端と開 放または未接続状態の他端を有する抵抗器とを含むよう に構成できる。電力消費の少ないCMOSインバータを 重み付け要素に使用することにより、CMOSインバー タの周辺の電源電圧に与える影響、即ち電源電圧変動を 少なくすることができ、また各インバータのスイッチン グ特性(例えば、スイッチング時間、負荷駆動力、動的 な出力インピーダンス)の等価性が高まる。とれによっ ても、アナログ出力電圧の直線性を改善できる。

【0013】また、本発明によれば、各前記ダミー重み 付け要素は、前記ダミー重み付け要素制御信号を受ける CMOSインバータで構成し、そのインバータの出力を 直流的に開放または未接続状態とするようにできる。こ のようにすることによっても、アナログ出力の直線性に ある程度の改善を与えることができる(何故なら、上記 抵抗器の他端は元々開放状態になっており、負荷として の抵抗器の影響力は比較的小さく、従ってまた動的な出 カインピーダンスも大きく異なるものではない。従っ て、集積回路で実現する場合には、抵抗器形成に要する チップ面積を省ける一方で、所要のデジタルーアナログ 変換器の性能を実現することができる。)。

【0014】次に、本発明は、差動型のデジタルーアナ ログ変換器にも適用することができる。即ち、本発明に よれば、複数の従期間に分割された主期間毎に、デジタ ル入力信号をこれに対応するアナログ出力信号に変換す るデジタル-アナログ変換器は、イ)前記デジタル入力 信号を受けるための入力端子と、ロ) 前記アナログ出力 信号を発生するための出力端子と、ハ)複数の第1の数 の重み付け要素から成る第1組の重み付け要素と、複数 の第2の数の重み付け要素から成る第2組の重み付け要 接続されており、これに応答して前記複数のダミー重み 50 素と、を含んた重み付け手段であって、各前記重み付け

要素は、受け取る重み付け要素制御信号により活性化あ るいは不活性化されて重み付け出力を発生するようにな った、重み付け手段と、二) 該重み付け手段の前記第1 組の重み付け要素からの第1組の前記重み付け出力を受 ける第1の入力と、前記第2組の重み付け要素からの第 2組の前記重み付け出力とを受ける第2の入力と、を有 しており、前記第1組の重み付け出力と前記第2組の重 み付け出力とを差動的に組合せて前記アナログ出力信号 を前記出力端子に供給する組合せ手段と、ホ)前記入力 端子に受けた前記デジタル入力信号をデコードして複数 10 のデコード信号を発生するデコード手段であって、前記 複数のデコード信号は、前記アナログ出力信号を形成す るために必要な、前記複数の重み付け要素の内の活性化 する重み付け要素の数と、不活性化する重み付け要素の 数と、の組合せを定める複数のデコード信号を発生する デコード手段と、へ) 前記複数のデコード信号を受ける ように接続されており、前記複数のデコード信号から、 前記第1組の重み付け要素をそれぞれ活性化あるいは不 活性化する第1組の複数の重み付け要素制御信号と、前 記第2組の重み付け要素をそれぞれ活性化あるいは不活 20 性化する第2組の複数の重み付け要素制御信号と、を発 生するローテーション手段であって、前記第1組と第2 組の各々の組の重み付け要素制御信号は、所与の前記主 期間を成す前記複数の従期間の各々において関係する組 の重み付け要素の内の活性化する重み付け要素の数が同 一となり、かつ該所与の主期間の間に関係する組の複数 の重み付け要素の各々の活性化する回数が同一となるよ

【0015】また、本発明によれば、前記重み付け手段 の前記第1組及び第2組の重み付け要素は、互いに共通 30 の電源に接続されており、また、前記デジタルーアナロ グ変換器が、前記デコード手段からの前記デコード信号 を受けるように接続されたダミー手段を更に含み、該ダ ミー手段が、イ)前記共通の電源に接続された複数のダ ミー重み付け要素から成る第1組のダミー重み付け要素 と、前記共通の電源に接続された複数のダミー重み付け 要素から成る第2組のダミー重み付け要素と、ロ)前記 デコード信号を受けるように接続されており、これに応 答して、前記第1組のダミー重み付け要素を活性化ある いは不活性化する第1組のダミー重み付け要素制御信号 40 と、前記第2組のダミー重み付け要素を活性化あるいは 不活性化する第2組のダミー重み付け要素制御信号と、 を発生するダミー制御信号発生手段であって、これによ り、デジタルーアナログ変換動作の全期間に渡って、前 記重み付け手段の前記第1組の重み付け要素の活性化さ れる数と前記第1組のダミー重み付け要素の活性化され る数との合計が所定の一定値となるようにし、かつ前記 重み付け手段の前記第2組の重み付け要素の活性化され る数と前記第2組のダミー重み付け要素の活性化される 数との合計が所定の一定値となるようにする、前記のダ 50

うにする、前記のローテーション手段と、を備える。

10

ミー制御信号発生手段と、を備えるようにできる。

【0016】また、本発明によれば、各前記重み付け要 素及び各前記ダミー重み付け要素は、CMOSインバー タと該インバータの出力に接続された一端を有する抵抗 器とを含むようにできる。更に、前記組合せ手段は、前 記第1の入力を成す反転入力と、前記第2の入力を成す 非反転入力と、前記出力端子に接続された出力と、を備 えた演算増幅器であり、前記デジタルーアナログ変換器 は、前記出力端子と前記重み付け手段の前記第1組と第 2組の重み付け要素に含まれた前記CMOSインバータ の各出力との間に接続された出力インピーダンス整合回 路を含むようにできる。該出力インピーダンス整合回路 は、前記第1組の重み付け要素を成す複数のCMOSイ ンパータの出力インピーダンスと、前記第2組の重み付 け要素を成す複数のCMOSインバータの出力インビー ダンスとを整合させるようにする。これは、重み付け要 素間の等価性を高め、ひいてはアナログ出力の直線性の 改善に寄与する。

【0017】更にまた、本発明によれば、上記の各重み付け要素は、電圧源タイプとしたり、あるいは電流源タイプとしたりすることができる。これにより、種々の異なったタイプのデジタルーアナログ変換器に、本発明を適用することができる。

[0018]

【実施例】以下に図面を参照しながら、本発明の実施例 について説明する。

【0019】図1は、本発明によるデジタルーアナログ(D/A)変換器の基本構成を示す図である。このD/A変換器Aは、個々のD/A変換を行う主期間Tmを、複数の従期間Tsub1~Tsubk(kは正の整数)に等分割し、主期間内の各従期間でのアナログ出力の平均値を、その主期間でのD/A変換器のアナログ出力として発生するタイプのものである。

【0020】詳しくは、D/A変換器Aは、2進入力デ ジタル信号Sを受けるデジタル入力端子1と、デコード 部2と、ローテーション部3と、均等の重み付けを各々 行うように設計したM個(Mは正の整数)の重み付け要 素を備える重み付け部4と、組合せ部5と、アナログ出 力端子6と、を備えている。M個の重み付け要素は、電 圧源タイプでも電流源タイプでもよい。ここで、2進入 カデジタル信号Sで表す10進数の最大値をAとしたと き、A≦Mとなるようにする。即ち、2進重み付け等と は異なり、均等重み付けの場合、少なくとも10進数の 最大値Aの数以上の重み付け要素が必要であるというこ とである。また、ローテーション部で行うローテーショ ンの数をb(正の整数)としたとき、主期間内の従期間 の数kは、k=b×Mで定まる値に選ぶ。即ち、各1つ の従期間中に1つの重み付け要素を活性化するような値 のデジタル入力信号を受けた場合には、以下で説明する "主期間の間にM個の重み付け要素の各々の活性化する

回数が同一"という条件を各1つのローテーションで満 たすには、b×M個の従期間が必要となるからである。 【0021】入力端子1に受ける2進デジタル入力信号 Sは、シリアル形式でもパラレル形式でもよく、また任 意の符号化形式のものが可能である。このデジタル入力 信号を受けるデコード部2は、その入力信号の形式に対 応したデコード、即ちシリアルーパラレル変換、データ 変換、∑△変調、又はその他の所要の変換を行って、後 段の重み付け部4を制御するのに適した形式で、M個の デコード信号DO1~DOMを出力する。これらデコード 10 信号は、M個の重み付け要素の内、アナログ出力信号を 形成するのに必要な、活性化する重み付け要素の数と不 活性化する重み付け要素の数との組合せを定める。これ らデコード信号を受ける次のローテーション部3は、M 個の重み付け要素をそれぞれ活性化あるいは不活性化す る出力信号RO1~ROMを発生する。これら信号RO1 ~Mは、対応の重み付け要素に印加し、そして主期間 Tm を成す従期間Tsub1~kの各々において活性化する重 み付け要素の数が同一となり、かつ、その主期間の間に M個の重み付け要素の各々の活性化する回数が同一とな 20 るような形式で、それら重み付け要素を活性化/不活性 化する。このとき、重み付け部4内のM個の重み付け要 素は、重み付け出力WO1~WOMを発生する。各重み付 け要素は、活性化されたときには、上記の均等の量に対 応する値をもった重み付け出力を、そして不活性化され たときには例えば零の値をもった重み付け出力を発生す る。このような重み付け出力WO1~Mを受ける組合せ部 5は、それら重み付け出力を互いに組合せ(例えば、非 差動型の場合には加算)、そしてその結果をアナログ出 力信号として出力端子6に供給する。

【0022】次に、図2~11を参照して、図1の基本構成をより具体化したD/A変換器の第1の実施例Bについて説明する。尚、との実施例では、3ビットデジタル入力信号Sの10進数の最大値Aを4としたため(値5~7は使わない)、重み付け要素の数M=4である。また、ローテーション数b=1としたため、従期間数k=4である。

- 12 重み付けのため、各C

出力に接続している。均等重み付けのため、各CMOS インバータ/抵抗器直列結合回路は、互いに実質上等価 である。

【0024】次に、ビットローテーション回路3Bは、 本例では図8に示す∑△変調回路20であるデコーダか らの4ピットのデコードピット出力DAT1~4と、こ のD/A変換器B内で生成される制御信号であるクロッ クCLK及びロード信号LOADとを受ける。3ビット 2進入力デジタル信号Sとデコードビット出力DAT1 ~4との関係は、図3に示した通りであり、デコードビ ット出力の内の"1"となる出力の数は、デジタル入力 信号5が表す10進数値に対応している。このようなデ コードピット出力を受ける回路3Bは、図3に示すよう に、1つの主期間Tm内において、4つの非反転側ノー ドに対しローテーションピット出力 n 1~n 4を発生 し、また4つの反転側ノードに対しローテーションピッ ト出力p1~p4(これらは図3では省略。理由は、出 カn 1~n 4の対応するものの反転に等しい、例えばp 1はn1の反転に等しいため。)を発生する。図5~図 7は、S=(000), (010), (100)の場合 のローテーションピット出力の値を表にして、より分か りやすくしたものである。

【0025】図4は、上記回路3Bを詳細に示してお り、これは、反転側(n)の一群のフリップフロップ (F/F) 30Bと、非反転側(p)の一群のフリップ フロップ(F/F)31B及び一群のインバータ32B と、から成っている。フリップフロップ群30Bは、4 つのフリップフロップを循環形式に接続したものであ り、個々のフリップフロップは、端子BにDAT1~4 30 の対応するものを受け、端子CLKにクロック入力CL K(図3に示すように、各従期間の始めに立ち上がりエ ッジをもつ)を受け、端子SELにLOAD信号(図3 に示すように、主期間の始めに立ち下がりエッジをも つ)を受け、端子Qには、ローテーションビット出力n 1~n4の対応するものを発生する。各フリップフロッ プの端子Aは、本発明によるローテーションのため、循 環ループ(上段から下段のF/Fへそしてまた上段のF /Fへ戻るというループ)中の前のフリップフロップの Q出力を受けるようにしてある。このフリップフロップ 40 群30Bの動作について説明すると、群30B内の各フ リップフロップ、例えば下段のフリップフロップは、し OAD信号の立ち下がりエッジ時にトリガされてその時 のDAT1~4の対応するもの、即ちDAT1の値にセ ットされ、そしてその後は、クロックCLKの立ち上が りエッジ時に循環ループ中の前フリップフロップ、即ち 上段のフリップフロップのQ出力にセットされる。各セ ットされた値はQ端子にnlとして出力する。その他の フリップフロップも、上記と同様に動作する。このよう にして、図3に示したようなローテーションビット出力

いては、群31Bと異なるのは、各端子BにDAT1~ 4の対応するものをインバータ群32Bの対応するもの を介して受けるようになっている点だけであって、フリ ップフロップ群31B自体の動作は群30Bと全く同じ であるため、詳細な説明は省略する。 図5~7からも分 かるように、ローテーションピット出力p 1 ~p 4 は、 夫々、出力n1~n4の反転したものに等しい。

【0026】次に、図5~7を参照して、ローテーショ ンピット出力の特性/性質について説明する。図5のS 4はいずれも、全ての従期間において"0"即ち不活性 化状態である。従って、各従期間での"1"即ち活性化 状態の出力の数は零の同一値であり、また出力nl~n 4の各々が主期間全体で活性化状態をとる回数は、零の 同一値である。一方、出力p1~p4はいずれも、全て の従期間において"1"である。従って、各従期間での 活性化状態出力数は4の同一値(不活性化状態出力数で は、n側と同じ等の同一値)であり、また各出力の主期 間全体での活性化状態回数は、4の同一値(不活性化状 態回数では、n側と同じ零の同一値)である。この図5 20 の場合、状態が変化するローテーションピット出力は、 1つもない。

【0027】図6のS=(010)の場合には、いずれ の従期間においても、出力n1~n4の内の2つが活性 化状態"1"となる。各従期間での活性化状態出力数は 2の同一値であり、また出力n 1~n 4の各々が主期間 全体で活性化状態をとる回数は、2の同一値である。出 カp 1~p 4についても、これと同じである。尚、出力 nl~n4においてもまた出力pl~p4においても、 従期間 間で状態が変化する出力の数は、2である。と の2の状態変化出力数は、S=(001)~(011) のいずれでも共通である。

【0028】図7のS=(100)の場合は、A=4で あり、この場合、S= (000)の場合と比べると、各 出力の値が反転しており、従って従期間の活性化状態出 力数と主期間の活性化状態回数も、n側とp側で逆にな っているが、同一値を取ることには変わりはない。

【0029】上記のローテーションビット出力を受ける 重み付け回路部4B内の各CMOSインバータ/直列抵 抗器の直列結合回路は、ローテーションピット出力が "0"のとき、即ち不活性化されたときには、0ポルト の出力電圧を発生し、一方その出力が"1"のときには 活性化されて5ボルトの出力電圧を発生する。加算器5 Bは、このようにして発生される非反転側の4組のCM OSインバータ/抵抗器の直列結合回路の出力電圧の和 と、反転側の4組のCMOSインバータ/抵抗器の直列 結合回路の出力電圧の和との差を、出力端子6 B に発生 する。

【0030】次に、図8~11を参照して、図2に示し

ついて説明する。先ず、図8は、本発明のD/A変換器 を含むD/A変換システムの1例であり、D/A変換器 Bの入力側に∑△変調回路20を、その出力側にローバ スフィルタ7を接続したものである。実験方法として は、1kHzのサイン波に相当する16ビットのデジタ ル入力をΣΔ変調回路20を用いてノイズ・シェービン グし、いわゆるオーディオ帯域(0~20kHz)の量 子化ノイズを抑圧した5値のデジタル信号に変換し、そ してこの信号を、D/A変換器BにDAT1~4として =(000) の場合には、A=0であり、出力n $1\sim n$ 10 入力し、次にこの変換器出力をローパスフィルタ7に通 し、そして得たアナログ出力の波形解析を行った。本発 明の効果をローテーション数b=1の場合について調べ た結果、反転側及び非反転側の各4つのCMOSインバ ーター/抵抗器直列結合回路相互の相対誤差の最大値に 対して、レベル直線性及びノイズ特性は、本発明による ビットローテーションを行った場合には、著しく改善さ れた。

> 【0031】図9~11を参照して、本発明の"各重み 付け要素の主期間全体での活性化回数を同一値にする' という条件による効果について詳細に説明する。図9 は、D/A変換器の入出力特性を示すグラフであり、本 発明のビットローテーション法による平均化を行った場 合の特性と、本発明のピットローテーション法を使わな い平均化を行った場合の特性と、を比較して示してい る。これらの特性を得るのに使ったデータは、図10と 図11に示したものであり、これには、n1~n4だけ が含まれている。また、4つの重み付け要素の出力に は、各々に固有の誤差を与えている。即ち、

【表1】

40

30 出力 n l を受ける重み付け要素 誤差−2δ 出力n2を受ける重み付け要素 照美ーと 出力n3を受ける重み付け要素 誤差+δ 出力n4を受ける重み付け要素 誤差+28 とする。尚、誤差なは、ここでは、0.4としている。 【0032】図10からも分かるように、本発明では、 Tmでの総平均は、0.1,2,3,4と完全にレベル 直線性を確保しているが、本発明とは異なった平均化を 行う従来例では、図11からも分かるように、Tmでの 総平均は、本発明のような直線性は得られていない。明 らかに、その従来例では、アナログ出力に高調波ひずみ が現れることになる。

【0033】次に、図12~17を参照して、本発明の 第2実施例であるD/A変換器Cについて説明する。こ の変換器Cが、図2の変換器Bと異なっている点は、ダ ミーピット発生器3C'とダミー回路4C'とを更に設 けた点である。その他の部分即ち、回路3C, 4C, 5 Cは、変換器Bの対応するものと同じであり、従って説 明は省略する。

【0034】先ず始めに、ダミービット発生器とダミー たD/A変換器Bの性能についての実験及びその結果に 50 回路を設けたのは、変換器Bよりも更にノイズ特性を改 善するためである。重み付け回路部4Cの各重み付け要 素が活性化される時また不活性化される時にノイズを発 生するものである場合、主期間毎のノイズの発生量の変 化が高調波ひずみの発生源になってしまうことがある。 従って、本発明では、そのようなひずみを低減するた め、ノイズ発生源の数を主期間毎に変化しないよう一定 値に保つようにする。

15

【0035】詳しくは、図13はS=(000)の場合 のローテーションピット出力を示すものであって、図5 と同じものを含んでいる。図から分かるように、この主 10 クCLKを受けるように接続されたANDゲート34 期間においては、重み付け回路部4C内(4C'のもの は除く) の重み付け要素が、互いに隣接した従期間にお いて、活性化状態と不活性化状態との間で状態変化する ものの数はゼロである。従って、状態変化に伴うノイズ 発生はゼロである。一方、S=(010)の場合を示す 図14(これは図6と同じものを含む)では、隣接従期 間における状態変化する重み付け要素の数は、各従期間 において矢印で示したように、n側p側共に2である。 との数は、S=(001), (011)の時も同じであ る。最後に、図15に示すS=(100)の場合には、 隣接従期間において状態変化する重み付け要素の数は、 S=(000)と同じゼロである。これから分かるよう に、Sの値が変化したときにノイズ発生源の数は、n 側 p側共に、最小値0と最大値2の間で変化する場合が起 きる。

【0036】従って、本発明では、その最大値2のノイ ズ発生源をどの主期間においても確保してひずみ低減を 図るため、図12のダミー回路40 に示したように、 n側p側の各々に対し、その最大値2の数のダミーの重 み付け要素即ち、CMOSインバータ/抵抗器直列結合 30 として出力する。また、回路部38C′も回路部37 回路 I "n"5/R "n"5及び I "n"6/R "n"6と、CMO Sインバータ/抵抗器直列結合回路 I "p"5/R "p"5及 び! "p"6/R "p"6を設けている。尚、図2では示さな かったが、各CMOSインバータは、共通の電源、即ち 共通の電源線40Cと接地線41Cとに接続している。 このため、各CMOSインバータは、スイッチング時 に、他のCMOSインバータにあるいはその他の回路部 に影響を与える可能性がある。

【0037】また、これらダミー重み付け要素を使っ て、Sの値の変化に拘わらず n側 p 側共に 2 個のノイズ 40 発生源を確保するため、ダミービット発生器3C'は、 図16に示すように(図では、p側は、n側の対応する 出力の反転したものに等しいため、省略してある)、ダ ミーピット出力 n 5 、 n 6 及び p 5 、 p 6 を発生する。 これによって、ダミー重み付け要素の活性化/不活性化 を制御して、図13と図15の場合には、ダミー重み付 け要素のみで、隣接従期間において2つの状態変化を生 じさせ、そして図14に示すような場合には、そのよう な状態変化を生じさせない。

16

力を発生するダミービット発生器3C'について説明す る。回路3C'は、デコードビット出力DAT1と2、 DAT3と4、DAT2と3を夫々受ける3つの排他的 NOR(EX-NOR)ゲート群30C'と、これらゲ ートの出力を受けるANDゲート31C'と、LOAD 信号とクロックCLKを受けるANDゲート32C' と、ゲート31C'の出力を端子Dに受けゲート32 C'の出力を端子CLKに受けるフリップフロップ(F /F)33C'と、そしてこのF/FのQ出力とクロッ C' とを備えている。また、このゲート34C'の出力 は、フリップフロップ350',360'を夫々含む互 いに同じ回路部37℃、、38℃、に接続している。 【0039】ゲート群30C' とANDゲート31C' とは、n側p側の各側の全ての重み付け要素が活性化さ れるかあるいは不活性化されるとき(図13又は図15 の場合)と、その他のとき(例えば図14の場合)を判 別するよう作用し、そしてゲート31C'は、前者の場 合には論理"1"をそして後者の場合には論理"0"を 20 出力する。ゲート32C'は、主期間の始め毎に、上記 ゲート31C'の出力をF/F33C'にセットする。 次にANDゲート34C′は、上記前者の場合にクロッ クCLKを通過させ、上記後者の場合には通過を阻止す る。後続のF/F35C'は、ゲート34C'からのク ロックを受けたときにはこれに応答して"1"と"0" とを交互にQ端子に出力し、そしてこれがダミービット 出力n5となり、またその反転したものがダミービット 出力 n 6 となる。クロックを受けないときには、"1" 又は"0"のいずれか―方が連続したものをn5,n6 C'と同様に、上記前者の場合、"1"と"0"とを交 互にQ端子に出力して、ダミーピット出力p5とこれの 反転であるダミービット出力p6となる。クロックを受 けないときには、"1"又は"0"のいずれか一方が連 続したものをp5、p6として出力する。これによっ て、上記のノイズ発生源の数を同じにするという目的を 実現することができる。

【0040】以上に説明したD/A変換器Cについて も、図8に示した回路構成で実験を行った結果、ダミー 回路がない場合に比べて、出力サイン波形の高調波ひず み率は改善された。従って、変換器Cは、より一層改善 した直線姓及びノイズ特性を有している。

【0041】次に、図18を参照して、本発明の第3実 施例であるD/A変換器Dについて説明する。この変換 器Dが、図2の変換器Bと異なっている点は、インバー タ出力インピーダンス整合回路5D'を更に設けた点で ある。その他の部分即ち、回路3D、4D、5Dは、変 換器Bの対応するものと同じであり、従って説明は省略 する。

【0038】次に、図17を参照して、ダミービット出 50 【0042】インバータの出力インピーダンスを整合す

る回路5D'は、1対の4つのCMOSインバータの出 力と差動型加算器5Dの出力との間に接続されていて、 反転増幅器50D'と、1対の4つの出力抵抗器Rc "n"1~4, Rc "p"1~4とを備えている。これら出力抵 抗器は各々、抵抗器R "n"1~4、R "p"1~4とほぼ同等 の値を有している。出力抵抗器Rc "n"1~4は、夫々、 4つのインパータ I "n"1~ I "n"4の出力と反転増幅器 の出力との間に接続されており、そして出力抵抗器Rc "p"1~4は、夫々、4つのインパータ I "p"1~ I "p"4 の出力と反転増幅器出力との間に接続されている。CM 10 pl~p4の表を示す。この場合、M=4は変わらない OSインバータの出力インピーダンスを含めて各重み付 け要素が等価であることが変換器のアナログ出力特性に 重要であるが、インパータの出力インピーダンスは、そ のインバータの出力電圧の微小な変化で変わる。このた め、差動型加算増幅器の反転入力側と非反転入力側と で、インバータ I "n"1~ I "n"4の総合的な出力インピ ーダンスとインバータ I "p"1~ I "p"4の総合的な出力 インピーダンスとが微妙に異なった値を取ることがあ る。この微妙な出力インピーダンス差を取り除くため、 整合回路50'は、加算器50の反転入力と非反転入力 20 の電圧を、反転増幅器500'の出力電圧に一致させ、 とれにより、それら総合的出力インピーダンスを互いに 整合させる。

【0043】このD/A変換器Dについても、図8に示 す回路構成で実験を行った結果、インバータ出力インピ ーダンス整合回路を用いた場合には、用いない場合に比 較して、出力サイン波形の高調波ひずみ率は改善され た。

【0044】次に、図19に、本発明の第4の実施例で あるD/A変換器Eを示す。この変換器Eが、図2の変 30 換器Bと異なっている点は、ダミービット発生器3E' とダミー回路4E'と、インバータ出力インピーダンス 整合回路5 E'を更に設けた点である。その他の部分即 ち、回路3E,4E,5Eは、変換器Bの対応するもの と同じである。また、ダミービット発生器3E'とダミ ー回路4E'は、図12の変換器Cで設けたもの3 C', 4C' と同じであり、更に、整合回路5E'も、 図18の変換器Dで設けたインバータ出力インピーダン ス整合回路50'と等価のものである。この図19のD 行った結果、変換器C及びDと同様、出力サイン波形の 高調波ひずみ率は改善された。

【0045】次に、以上に述べた実施例に対する変更例 について述べる。

【0046】図20を参照して、第1~第4の実施例に 対する第1の変更例について説明する。上記実施例の説 明では、ローテーション数bを1として説明したが、そ の数を2以上に変更することができる。隣接する主期間 の間で入力デジタル信号が変化する場合、アナログ出力 の変化の線形性は、特にある主期間の最後の従期間に活 50 ターンと後続のビットローテーションのパターンとを異

18

性化する重み付け要素と次の主期間の最初に活性化する 重み付け要素との間での要素等価性に強く依存する。従 って、bの値をなるべく大きくして従期間の間隔を短く することにより、隣接する主期間の間で要素等価性の影 響を相対的に減少させることができる。このことによ り、アナログ性能の向上に効果を発揮する。

【0047】図20は、上記変更例の1例を示すもので あり、第1の実施例である変換器Bについて、b=2と したときのそのローテーションピット出力 n 1~n4. ため、従期間数kは、8、即ちTsub1~Tsub8となっ ている。これに応じて、クロックCLKは、2倍の速度 にする必要がある。 図示のように、 反転側の出力 n 1~ n4,非反転側の出力pl~p4は共に、従期間Tsub 1~T sub4の間のものを従期間T sub5~T sub8の間 に繰り返したもので成っている。この変更を施した変換 器Bについて、図8の実験回路を使って同様の実験を行 った結果、CMOSインバータ/抵抗器直列結合回路の 相互の間の相対誤差の最大値に対して、b=1のときよ りも更にノイズ特性に改善がみられた。この図20に示 したのと同様の変更が、変換器C. D. Eにおいて可能 である。

【0048】次に、図21を参照して、上記第1及び第 2実施例に対する変更例について説明する。第1及び第 2の2つの実施例は、差動型のものであるが、これら は、非差動型に変更することができる。図21は、第1 実施例である変換器Bを非差動型に変更したD/A変換 器Fを示している。図から明らかなように、ビットロー テーション回路3F,重み付け回路部4Fは、非反転 (p)側の回路を除いてあり、そして重み付け回路の出 力は、加算器5Fの反転側にのみ接続されている。この 構成の変換器においても、本発明のビットローテーショ ン法による平均化の効果を十分に得ることができる。図 示しないが、第2の実施例である変換器Cについても、 上記と同様に、非反転側の回路を除くことにより非差動 型にすることができる。

【0049】最後に、ビットローテーションの変更例に ついて説明する。上記実施例においては、ビットローテ ーションは、例えば図6に示したように、ビット"1" /A変換器Eについても、図8に示す回路構成で実験を 40 又は"O"がn4(又はp4)からn1(又はp1)へ そしてまたn4(又はp4)へという方向に1づつシフ トしている。しかし、そのシフトする方向もしくは量 は、例えば、従期間Tsub1とTsub3のローテーション ビット出力を交換することにより、変更することができ る。重要なことは、複数の重み付け要素の各々を、主期 間の間に等しい回数(ゼロを含む)活性化することであ る。この条件を満たす限り、ビットローテーションのパ ターンを任意に変更できる。また、ローテーションを2 以上行う場合にも、1回目のピットローテーションのパ

なったものとすることができる。

[0050]

【発明の効果】以上に述べた本発明によれば、デジタルーアナログ変換器の変換器特性、即ちアナログ出力の直線性及びノイズ特性をより一層向上させることができる。また、変換器特性を決定する最も重要な性能因子である、個々の重み付け要素デバイス間の同一性又は等価性を、各デバイスの動作原理的な問題点あるいは作製技術の限界あるいはコスト上の制限(例えば、集積回路の場合、抵抗器のバラツキをトリムするコストや、相対精10度を確保するために素子を大きく形成するためのチップ面積コスト)から十分保つことが困難な場合においても、変換器特性を改善することができる。これにより、デジタルーアナログ変換器の製作においてよく用いられる、費用のかかるトリミング技術を使わずとも、所要の変換器特性を実現することが可能となる。

【図面の簡単な説明】

【図1】本発明による基本構成のデジタル-アナログ (D/A) 変換器Aを示すブロック図。

【図3】図2の変換器が含むビットローテーション回路 が発生するローテーションビット出力の波形を示す図。

【図4】図2の変換器が含むビットローテーション回路 の詳細を示す回路図。

【図5】図4のビットローテーション回路が、重み付け要素数M=4、ローテーション数b=1、デジタル入力信号S=(000)、その10進数値A=0の場合に、発生するローテーションビット出力のパターンを示す図表。

【図6】M=4、b=1、S=(010)、A=2の場合の、図5と同様の図表。

【図7】M=4、b=1、S=(100)、A=4の場合の、図5と同様の図表。

【図8】本発明によるデジタルーアナログ変換器と、∑ △変調回路を含むデジタルーアナログ変換システムのブロック図。

【図9】図2の本発明によるD/A変換器のデジタル入力信号とアナログ出力との関係を、従来のものと比較して示すグラフ。

【図10】図9の本発明の特性を算出するのに使った、 データの図表。

【図11】図9の従来例の特性を算出するのに使った、 データの図表。 【図12】図1の基本構成をより具体化した第2実施例のD/A変換器Cを示す回路図。

20

【図13】図12のビットローテーション回路が、重み付け要素数M=4、ローテーション数b=1、デジタル入力信号S=(000)、その10進数値A=0の場合に、発生するローテーションビット出力のパターンを示す図表。

【図14】M=4、b=1、S=(010)、A=2の場合の、図13と同様の図表。

【図15】M=4、b=1、S=(100)、A=4の 場合の、図13と同様の図表。

【図16】図12の変換器が含むビットローテーション 回路が発生するローテーションビット出力の波形を示す 図。

【図17】図12の変換器が含むダミービット発生器の 詳細を示す回路図。

【図18】図1の基本構成をより具体化した第3実施例のD/A変換器Dを示す回路図。

【図19】図1の基本構成をより具体化した第4実施例のD/A変換器Eを示す回路図。

【図20】本発明の第1~第4実施例に対する変更例を示すため、第1実施例においてb=2したときのローテーションピット出力のパターンを示す図表。

【図21】本発明の第1、第2実施例に対する変更例を示すため、第1実施例において差動型構成を非差動型構成にしたときのD/A変換器Fを示す回路図。

【符号の説明】

1:デジタル入力端子

2:デコード部

30 3:ローテーション部

3B, 3C, 3D, 3E, 3F: ビットローテーション 回路

3C', 3E':ダミーピット発生器

4:重み付け部

4A, 4B, 4C, 4D, 4E, 4F: 重み付け回路部 4C', 4E': ダミー回路

5:組合せ部


5A, 5B, 5C, 5D, 5E, 5F:加算器

5D', 5E':インバータ出力インピーダンス整合回

6A, 6B, 6C, 6D, 6E, 6F:アナログ出力端 子


40C:電源線 41C:接地線

【図1】



【図2】

<u>B</u>




【図5】

【図6】

S= (000), A=0, b=1, M=4の場合.


S- (010), A-2, b-1, M-4の場合

	r					<u></u>					
		т	n			L	T=				
	Taubi	Taub2	Taub3	Taub4		Tsebl	TanbZ	Tsub3	Taubé		
n)	Q	0	0	0	at	0	0	1	1		
a 2	0	0	5	0	n2	D	1	ŧ	0		
a3	0	0	0	D	23	1	ı	0	0		
14	0	•	0 .	0	n4	i	0	0	. 1		
,1	1	1	1	1	p 1	1	ı	0	0		
,2	1	ı	ι	ı	p2	ı	0	0	1		
3	1	1	1	1	p3	0	0	1	t		
» 4	1	. 1	ı	ı	p4	0	1	ı	0		



S= (100), A=4, b=1, M=4の場合

[図8]



. 【図10】 【図11】


本角	物により	#44	すべての	要品 # 主	・ 日本内で	等しい回象	単性化される場合	使去虧	により個々	4のすべての芸	非が主題	日介で等	しい自食	を担心されない場合
				7:							. T			
		•	Teub1	Tenb2	7sub\$	Taub4				Toubl	TaubZ	laub\$	Taub4	
	_			٥		٥		E=(000)	n l	٥	n	·		
S-(108)	nl n2		•	o	•	0		B-(001)	12	8	٥	0	0	
	23		•	0	٥	0	Taでの数平均		n.S	0	0	0	0	Taでの菓子均

5-(001)

S-(010)	al	0	D	1-28	1-26		8-(010)	B l	8	1-25	1-28	1-28	
	n 2	0	1-8	1- 8	0			n2	9	1- B	1-8	C C	
	23	1+ 8	1.6	٥	0	Taでの第平均		23	1+ 8	٥	o .	0	Teでの差平均
	24	1+15	٥	0	1+2 3	3		14	1+1 5	0	•	1+28	2-(3/4) #
5=(011)	n1	•	1-28	1-28	1-2 5		8-(011)	a 1	0	1-28	1-25	1-2 8	
								-•	1-2				

【図12】

5-(001)



【図13】


【図14】

S= (000), A=0, b=1, M=40考金.

8- (010), A-2, b-1, M-4の場合.

	ta			
	Toubl	Tsub2	Teabl	Taub4
nl	o	9	0	0
28	0	0	0	0
22	D	0	0	0
14	G	0	0	0
25	1 —	> 0	> 1	-> 0
16	o —-	→1 —	→ 0	> 1
p 1	1	1	1	1
pZ	1	1	1	1
p8	1	1	1	1
p4	1	1	1	1
p 5	o —	→ 1—	→ 0	≻ 1
9 8	1	-> 0	-> 1	-> 0

【図17】




【図15】


【図16】

	B - (1	00),	A = 4, 1	b = 1.	¥-404	*			Ti	T3	
								Tsub1	Tsub2	Tsub3	Tsub4
			Į.	•	1		ακ				
		Taubl	Tenb2	Trabs	Toub4		LOAD	. —			
				•			LUAD				
n l		1	1	1	1	n	1 O=1 TA	L1			
					-	_	AT2=0 =0				
						S=(000) D	En D=ETA				
n2		1	1	ι	1	D)AT4=0 n4	\vdash			
							n5				-
23		1	1				n6		——		
2.5		•	1	1	ı	n	AT1=0 n1	Li	i		
							AT2=0 n2				
24		1	1	ı	1		AT3-0 n3		\equiv		
						0	AT4=1 n4	${oldsymbol{dash}}$			
							n5		—4		
25		1	> c	→ 1	> 0		n6	\longrightarrow			
						D	AT1=0 n1	<u> i</u>			
20				a	> 1	_	AT2=0 n2				
40		<u> </u>	- ,-	 u	7-1		AT3-1 n3	 }			
						D	AT4=1 04				
pl		0	0	0	0		ກ5			$\overline{}$	
							n6	├			 -
							AT1=0 n1				
₽Z		0	0	0	0		AT2=1 N2	1			
						0/	AT3=1 n3				$\neg \neg$
p3		0	0	0	0	Di	AT4-1 04				
,-		•	•	•	_		n5	 			\dashv
							n6				
p4		9	0	0	9		AT1=) n1				
							AT2=1 N2				
_		_				U	1,5-1				
p5		0	→ 1 —	→ 0	-> ı	D/	AT4=1 ก4 (ก5				
							n6			==	
										L	

【図18】



【図19】




[図20] 8-(001). A-1. b-2. M-4000

		To												
	Toub 1	Taub2	Taub3	Tazb4	Taubs	Tanb6	Tsub7	Toubs						
=1	1	0	0		1	0	0	0						
12	0	1	0	8	0	1	0	•						
z3	o	0	1	•	٥	0	1	a						
14	0	D	0	1	٠	0	0	1						
pl	a	ι	1	ī	0	1	1	1						
pž	1	0	1	1	1	q	1	,						
p2	1	1	0	1	ı	1	0	1						
p4	1	1	1	0	ı	1	1	0						

【図21】

£



フロントページの続き

(72)発明者 室田 敏夫

神奈川県厚木市長谷字仲町422-1 日本 バー・ブラウン株式会社 厚木テクニカル センター内

(72)発明者 在原 栄一

神奈川県厚木市長谷字仲町422-1 日本 バー・ブラウン株式会社 厚木テクニカル センター内

(72)発明者 濱崎 利彦

神奈川県厚木市長谷字仲町422-1 日本 バー・ブラウン株式会社 厚木テクニカル センター内

(72)発明者 松迫 恭二

神奈川県厚木市長谷字仲町422-1 日本 バー・ブラウン株式会社 厚木テクニカル センター内